Generatori ad Anello Ibridi: Rivoluzioniamo il Test su Chip!

Ciao a tutti! Oggi voglio parlarvi di qualcosa di veramente affascinante nel mondo dell’elettronica e del test dei circuiti integrati: i Generatori ad Anello Ibridi (Hybrid Ring Generators, o HRG). Se vi siete mai chiesti come facciamo a essere sicuri che i chip nei nostri computer, smartphone e in pratica ovunque funzionino correttamente, beh, una parte importante della risposta sta nelle tecniche di test avanzate. E qui entrano in gioco gli HRG.

Perché i Generatori ad Anello Tradizionali erano già un passo avanti

Prima di tuffarci negli HRG, facciamo un passo indietro. Nel campo del test su chip, specialmente per la decompressione dei dati di test, si usavano (e si usano ancora) dispositivi chiamati Linear Feedback Shift Registers (LFSRs). Pensate a loro come a dei registri a scorrimento un po’ speciali. I tipi più comuni sono i Fibonacci e i Galois. Funzionano, certo, ma hanno i loro limiti: i percorsi di feedback lunghi e irregolari possono rallentare le operazioni e occupare parecchio spazio prezioso sul silicio.

Poi sono arrivati i Generatori ad Anello (Ring Generators – RGs). Immaginateli come una versione potenziata degli LFSR. Hanno dimostrato subito di essere più versatili, veloci e con strutture più “amichevoli” per il layout del chip. Come funzionano? In pratica, si prende un contatore ad anello e si aggiungono dei “rubinetti” di feedback (tap) che corrispondono ai termini di un polinomio caratteristico (una specie di formula matematica che ne definisce il comportamento). La cosa bella è che, scegliendo il polinomio giusto, si possono ottenere strutture regolari, quasi come una scaletta, e i feedback non si incrociano, rendendo tutto più pulito e veloce. Questi RGs si sono rivelati ottimi per generare pattern di test (sequenze di 0 e 1) sia pseudocasuali che deterministici, per comprimere i dati di test e compattare le risposte del circuito sotto esame.

L’intuizione geniale: Nascono gli HRG

Nel 2011, qualcuno ha avuto un’illuminazione: e se potessimo riorganizzare i generatori ad anello per ridurre drasticamente il numero di porte logiche XOR (quelle che fanno le somme binarie)? È così che sono nati gli Hybrid Ring Generators (HRGs). L’idea iniziale era che, se il polinomio caratteristico rispettava certi criteri, si poteva combinare la logica XOR esterna e interna per quasi dimezzare le porte necessarie. Fantastico, no? Si poteva passare, ad esempio, da 3 porte XOR a solo 2 per certi polinomi (i pentanomiali primitivi).

La vera rivoluzione: HRG ancora più flessibili e potenti

Ma la storia non finisce qui. Quello che abbiamo scoperto (e di cui vi parlo oggi basandomi su ricerche recenti) è che gli HRG possono essere ancora più flessibili di quanto si pensasse inizialmente! Invece di avere quasi tutti i feedback che vanno in una direzione e solo uno in quella opposta (come nei primi HRG), possiamo progettarli in modo che ogni “rubinetto” di feedback possa collegarsi sia dall’alto verso il basso (top-bottom) sia dal basso verso l’alto (bottom-top).

Cosa significa questo in pratica? Significa che possiamo ottenere una propagazione dei dati all’interno dell’anello molto più rapida. Pensate a un’onda che si diffonde: se può viaggiare in entrambe le direzioni in modo bilanciato, coprirà l’intera area più velocemente. Questo è cruciale in applicazioni come i compattatori di risposte di test (vedremo dopo cosa sono) o le funzioni di hash, dove si vuole che un piccolo cambiamento nell’input si diffonda rapidamente a tutto l’output (il cosiddetto “effetto valanga”).

E non è tutto! Con questa nuova architettura, in molti casi possiamo ridurre il numero di porte XOR ben oltre il dimezzamento iniziale. Abbiamo trovato HRG che riducono il numero di porte di un fattore quasi 4 rispetto a un RG convenzionale con lo stesso polinomio! Ad esempio, un HRG a 32 bit che normalmente richiederebbe 19 porte XOR, nella nostra nuova configurazione ne usa solo 5. Un risparmio enorme!

Come troviamo questi “super” HRG?

Trovare la struttura HRG perfetta non è banale. Invece di partire da un polinomio e sperare che funzioni, usiamo un approccio più strutturale. Partiamo da una configurazione candidata di HRG (numero di bit, numero di tap, loro orientamento su/giù, distanza reciproca) e la testiamo per vedere se genera una sequenza di lunghezza massima (m-sequence), cioè se passa per tutti i 2^n – 1 stati possibili prima di ripetersi (dove n è il numero di bit). Esiste un metodo computazionalmente efficiente (complessità O(n²)) per fare questa verifica, basato su simulazioni veloci e un lemma matematico legato ai fattori primi di 2^n – 1. Se il test fallisce, modifichiamo leggermente la struttura (spostiamo un tap, cambiamo direzione) e riproviamo. Una volta trovata la struttura che funziona, possiamo ricavare il polinomio caratteristico corrispondente usando l’algoritmo di Berlekamp-Massey.

Abbiamo identificato HRG primitivi (quelli che generano m-sequence) per gradi fino a 1184, con tap alternati su/giù e distribuiti uniformemente, rendendoli strutture molto modulari. In alcuni casi, la riduzione del numero di porte XOR è sbalorditiva, arrivando fino a 7.57 volte in meno rispetto al polinomio originale!

Applicazione pratica: Migliorare i MISR

Ok, ma a cosa servono concretamente questi HRG super performanti? Una delle applicazioni più dirette è nei Multiple-Input Signature Registers (MISR). I MISR sono usati per compattare le risposte di test provenienti da un circuito. Invece di analizzare lunghe sequenze di 0 e 1, si guarda solo la “firma” finale nel MISR. C’è però un piccolo rischio: l’aliasing, cioè la possibilità che il MISR dia una firma corretta anche se il circuito è guasto.

Qui gli HRG fanno la differenza. La probabilità di aliasing dipende da come gli errori si propagano all’interno del MISR. Abbiamo visto che usando un HRG come base per un MISR, gli errori si diffondono molto più rapidamente in tutti i flip-flop del registro rispetto a un MISR basato su un RG tradizionale. Abbiamo misurato il tempo (τ) necessario perché un errore iniettato raggiunga ogni cella di memoria: con gli HRG, questo tempo è significativamente inferiore.

Questo significa che la probabilità di aliasing converge più velocemente al suo valore minimo teorico (2^-n). È importantissimo, specialmente in ambienti di test moderni come le reti SSN (Streaming Scan Network), dove i risultati vengono spesso scaricati dopo ogni pattern di test, quindi in tempi relativamente brevi. Usare un MISR basato su HRG riduce la probabilità di mancare un errore in questi scenari. Le simulazioni lo confermano: a parità di condizioni, i MISR-HRG hanno una probabilità di aliasing visibilmente più bassa degli MISR-RG, soprattutto all’inizio del test.

Non solo MISR: Reciproci, Duali e Programmabili

Le meraviglie degli HRG non si fermano qui.

• HRG Reciproci: A volte serve generare una sequenza che sia l’esatto inverso di quella originale. Proprio come per gli RG, possiamo creare un HRG “reciproco” semplicemente costruendo la sua immagine speculare. La struttura risultante genererà la sequenza al contrario.
• HRG Duali e Phase Shifter: Ogni HRG ha un suo “duale”, ottenuto invertendo la direzione di tutti i feedback. Questi duali sono fondamentali per creare i “phase shifter”, circuiti che generano versioni sfasate (ritardate) della stessa sequenza pseudocasuale, utili in tantissime applicazioni. La procedura è analoga a quella usata per gli RG tradizionali.
• HRG Programmabili: E se volessimo un dispositivo capace di usare diversi polinomi caratteristici, magari migliaia? Gli HRG offrono una soluzione elegante. Possiamo aggiungere un registro a scorrimento aggiuntivo che carica una “maschera di selezione” per attivare o disattivare i vari tap di feedback. Questa soluzione è un ottimo compromesso tra sovraccarico di area, velocità e numero di polinomi disponibili, superando in prestazioni soluzioni precedenti. Pensate che un HRG programmabile a 32 bit può gestire milioni di polinomi primitivi diversi!

In conclusione: Perché gli HRG sono importanti

Insomma, questi Generatori ad Anello Ibridi che abbiamo esplorato rappresentano un contributo notevole per migliorare le prestazioni dei circuiti lineari usati in tantissime applicazioni di test “in-system”. Mantengono i vantaggi degli RG tradizionali (come la proprietà di lunghezza massima e i bassi fan-out interni) ma aggiungono flessibilità grazie ai feedback bidirezionali.

I risultati?

• Migliore propagazione interna dei dati: Più veloci a diffondere le informazioni.
• Layout e routing semplificati: Più facili da disegnare sul chip.
• Riduzione significativa delle porte XOR: Minor area occupata e potenzialmente minor consumo.
• Prestazioni superiori come MISR: Minor probabilità di aliasing in tempi brevi.
• Possibilità di programmazione efficiente: Gestione di migliaia di polinomi a velocità elevate.

Gli HRG aprono un nuovo dominio di implementazione per le macchine a stati finiti lineari, offrendo ai progettisti e agli strumenti CAD nuove possibilità per ottimizzare i loro design. Sono convinto che ne sentiremo parlare sempre di più nel futuro del test e non solo!

Fonte: Springer